微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后仿问题,向大牛请教

后仿问题,向大牛请教

时间:10-02 整理:3721RD 点击:
各位大虾, 能不能帮我理解一个下面的timing violation是什么意思:$setuphold<hold>(posedge CK :333NS, posedge SN :333NS,1.000:1NS, 0.500:500PS);谢谢!

自己顶一下, 我是用NC_VERILOG做后仿时,报出来的timing violation,希望大虾指点一下,谢谢!

就是说你某个寄存器的保持时间不满足,我印象中好像应该还缺少一个实际值,如果不是的话,那就是寄存器需要保持时间1ns,你的仿真结果只有500ps。

谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top