微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > sealring

sealring

时间:10-02 整理:3721RD 点击:
本人用virtuoso画的版图,在用calibre做DRC验证的时候,出现sealring错误,请问这个要怎么画?用的那一层?

准确来说到了芯片最顶层的时候 为保证最后成品可靠性 和良率绝大部分情况下都会加上sealring。
这时候可以选择自己加 或者工艺厂加。
对应底层单元是不需要加sealring,所以可以暂时忽略这一条DRC rule 。如果到顶层需要自己加,如果这是PDK有提供sealring (带变量设定)就直接调用或者不带变量设定的 就参考该单元。如果PDK 没有 一般在design rule里面有定义。如果没有 其实对于sealring 都大同小异,可参考其他工艺的做。

同意樓上的說法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top