请问下芯片的厚度是多少呢？

要看减不减薄，大概250um

好像从来没关注过芯片厚度，一般都是关注某一层厚度

非常感谢，你说的是哪个工艺下的厚度?还是普通的厚度?
确实要看磨不磨，磨不磨决定于封装的那边。
这里我问的是生产出来的wafer厚度。

哦，这样啊
wafer打磨前的厚度不太清楚，但是查到tsmc的design rule上写的 flipchip backside grinding最小29mil for 12“wafer
查了一下amkor wire bond data sheet
LQFP die thickness 14.5mil
TQFP die thichness 11.5mil
大概在270um到360um

非常感谢！可能那个厚度没啥参考意义吧，只是为了配合封装磨到相应的厚度就可以了。

wafer厚度根据fab和wafer尺寸不同而不同。我现在用的某家8吋wafer在减薄前（出厂厚度）是725um。考虑到wafer过薄不利于运输，所以一般是出厂厚度运输到封装厂做减薄，我们所用的封装，需要把wafer减到大概300um左右。

非常感谢你的解答，我查了些资料，是这样的！

一般是12mil，也就是300um，打薄为了csp或者某些封装需求是需要另外付费的，

如果你说的是封装好的芯片，这个主要和封装的关系比较大，你可以看看各个封装的要求，一般来说减薄之后200um。总之各个腔体的要求不一样，
如果你说的是wafer，这个在design rule中应该都有介绍，要不在填fab的文件时都会给出来哈，一般ic设计的书中都会提到一个范围，你也可以搜一下，具体记不清楚，应该在几百um

学习了

跪求T-018-LO-DR-001and T-018-MM-DR-001（design layout rules）of TSMC 0.18UM MM/RF 1P6MSALICIDE 1.8V/3.3V PROCESS

Mismatching of Resistors

找foundry厂要~

跪求T-018-LO-DR-001and T-018-MM-DR-001（design layout rules）of TSMC 0.18UM MM/RF 1P6MSALICIDE 1.8V/3.3V PROCESS
找到这个工艺PDK没，分享一下哈