关于模拟版图设计的芯片面积
我疑惑的是模拟版图的布局可能有很多种，但是在满足了信号流，pin口，电源以及其他信号的特殊要求之后，接下来就是想把面积最小化的工作，但是什么情况下我们可以认为面积已经达到最小化了，而不是老是觉得似乎还可以有压缩的空间?
ㄧ個矛盾的問題
面積優先考慮
還是特性修先考慮
我觉得应该是优先考虑特性的问题，但是面积问题虽然是一个次要的问题，但是总不能太随便吧。我就是觉得难以拿捏个度；
行不行designer会告诉你。
我觉得自己起码有个拿捏，designer没有那么多精力和时间帮你审查，而且我觉得如果这样自己一点把握都没有，那样子很耗时间的。
同样很苦恼呢
希望大家踊跃讨论，给出一个轻松又满意的答案。谢谢了！
这只能说明designer水平有限
其实designer做完一个设计，就应该知道或者估算出这个block的大小了
还有一点，通常来说做的紧凑，性能反而会好一些，连线短，寄生小
可能是我的表述有问题，谢谢你的回复。
一般来说，首先要确保的是需要被保护的管子，注意MATCH、DUMMY以及保护环。还有就是POWER走线。在确保性能大前提已定的前提下，再考虑面积的事情。
如果说比较安全的压面积的部分应该是数字部分。模拟部分尽量紧凑，对减小寄生也是有好处的。
恩，谢谢你的回复，如果做到这几点之后仍然发觉所设计的单元镶嵌不是很紧凑，对于这些由于镶嵌的空隙该如何拿捏呢?
能举例说明吗?如果做到了前几点应该没有不紧凑的地方才是
可能偶尔模拟这里会出现由于管子尺寸的问题而多余的空隙，但是那种情况应该是无法规避的，打上PSUB就是了。
并且这样的问题一看就是没有办法解决的。因为性能已经是确定的了 不能为了面积而毁了布局。
感谢你的回复，性能确实比面积重要点，我自己也不是很能说清楚那种矛盾的感觉。
那就等遇到问题的时候再贴上来好了~
恩，谢谢啊
恩，谢谢啦
学习观望中，菜鸟呢
学习了
面积不是在选择封装的时候就基本上定了吗?
那就要多想几种版图的布局，其实还得经验慢慢积累
对于有些芯片面积越小成本也会小的，（面积不是在选择封装的时候就基本上定了吗?）并不能一概而论
多画，多练习
欲速则不达
学习中！
同意十楼的，如果为了压面积还做出来的芯片性能不好，又有什么意义呢
先保证性能，该加的guard ring都加了。然后看poly和aa占比，OD该share的share了，block里没有大片空地说明版图利用率够了。
我一般是先电阻，然后match管，再HV，然后LV，最后电容填空。慢慢缩面积。