请教高压MOS管的两个问题

看设计规则撒。
刚好相反，一般都是直接用工艺厂给的cell而不是自己画，人家那边是测试过了的，你自己画出来能保证不出问题?

自己画的高压管。怎么知道行不行呢?DRC能过。LVS也跑不出它的参数。
可我们公司都是自己画啊。我看了几种都是自己画两个管子共源做成的cell.

耐压跟工艺参数有关，一般代工厂model文件里有，为什么高压管不能做Pcell?当然可以了，只要严格按照Design Rule画 就好了

我懂起你的意思了。其实实际上你看到的公司自己画的高压管cell也是用PDK中的cell打散后合并源漏以减小面积。因为工艺厂给的高压管都是单个器件带独自的保护环的，不打散合并的话面积会很大。

嗯。大富人你说的是对的。他们是打散后合并的。高人啊

model文件?我不知道有这个文件哦

都是直接调用的啊

terry8876说的很对，一般高压管都是PCELL，你们那个公司估计是为了省面积自己重新做了个cell。想知道它耐压多少这个你要根据你的器件模型名到工艺文件或者spice model里去找对应的器件参数就知道了。

在pdk里面应该有一个电器特性文件，一般是pdf的，名称大概是叫 electric CHARACTERIZATION REPORT之类的，这个文件里面会有的，包括VGS，VDS能耐多少，也就是正常工作的电压范围是多少。

樓上問的是 level 49 or 66 model 中那個是表示 breakdown ..
but 65nm 不是低壓DEVICE 嗎?

回答得好！谢谢！

應該是看FAB廠提供的PCM(Process Control Monitor) Spec., 而非Spice model.

Its a RVT/SVT transistor with VTH around 400mV.

谢谢分享

Pcell是工艺厂提供的