微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 高压模拟cmos设计注意事项及资料

高压模拟cmos设计注意事项及资料

时间:10-02 整理:3721RD 点击:
高压模拟cmos设计注意事项有哪些啊?深层阱隔离具体含义是什么?谁有相关资料给我分被

建议最好调用pcell.
自己画容易出问题

pcell是什么?
我是新手呀

pcell一般是foundry提供的标准layout 单元

应该有PDK的吧

其实高压也没有什么,就是rule大了一点,多了几层layer

奥 我知道了 谢谢您~

我听说假如做2级运放要做深层阱隔离~具体什么意思呢?

这个为什么呀,求解释

据说是为了1级和2级之间隔离~防止信号互相干扰可以更好的隔离~但具体做法不知道啊~

这个表示不懂。同问

高压无非就是间距拉开,中间补足p+gardring,最重要的是既然高压就要是走线足够宽(即使不考虑压降),而且传到高压的整个路径都要保持相同的宽度,一般高压都不怎么把面积考虑的重,我这里用3.3的管子扛10v电压,把nwell间距拉的很大,自己改的drc rule。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top