抗干扰设计中敏感电路的屏蔽

一般认为板级传递过来的电源没有地干净。实际是有用电源的。

如果接地那么Nwell吸收的是空穴（少子），如果接电源吸收的是电子（多子）。是这样理解的吗?那么究竟屏蔽的是什么呢?

谈一下我的理解。
隔离的作用是什么?就是不想让两个东西相互之间产生影响。对于硅上的由器件组成的电路来说，在两个区域之间加入隔离环，就是不想让这两个区域之间的器件互相产生干扰。那么干扰在本质上是怎么产生的?是由于电子的运动。如果一个区域的电子大量跑到另一个区域，就会对另一个区域产生干扰。所以，放在两个区域之间的隔离环就像是一堵墙，防止电子穿过去，就是防止跑到另一个区域去。
那么隔离环怎么起到“墙”的作用呢?例如，P衬底，Nwell作为隔离，无论它接高电位还是低电位都能起到“墙”的作用。

当Nwell接高电位时，会吸引电子，排斥空穴，也就是当衬底中的一部分不务正业的电子（如果没有隔离墙，它们有能力为祸四方）流窜到离Nwell很近的地方时，会被吸引到Nwell中，陷入万劫不复之地，再也回不来了，那自然就没办法跑到其他地方去祸害了；对于不务正业的空穴，当它们接近Nwell时，会被无情的推开，自然也没有办法冲出隔离墙，只能在自家院子里待着了。

当Nwell接低电位时，会排斥电子，吸引空穴，那么与上述相对，会将空穴吸走，而将电子困在自家院儿里。

这就是隔离的原理。所以，当接高电位的隔离和接低电位的隔离都存在时，才不会有漏网之鱼，才能起到最好的隔离效果。一般情况下，有一个就可以了。

当然，隔离的效果好坏还和“墙”的高度和厚度有关系，也就是Nwell越深，越宽，隔离效果越好，这就不用解释为什么了吧。

最后，Nwell无论接的是电源还是地，要求电源和地是“干净”的。怎么理解“干净”?对于电源来说，“干净”就是它的正电荷存量为无穷大，就像是正电荷的海洋，无论往这个海洋里扔进去多少个电子或空穴都不会对它的水位产生一丁点儿影响。对地来说，“干净”就是它的负电荷存量为无穷大，是负电荷的海洋，也是扔进去多少个电子或空穴都不会对它的水位产生一丁点儿影响。如果不“干净”，也就是外来的电荷会影响海洋的水位，潮涨潮落间，就会有不法电荷跑出去，那么Nwell虽然起到了墙的作用，但是由于牢门没关紧，本身反而放出来了很多不务正业的载流子，隔离效果自然就打了折扣。

强

这个我得顶一下哦，

四周都被同一个电位的包围起来就起到静电屏蔽的作用了。

謝謝指導

4楼叼爆了。太形象了

nicer

那么nwell floating的情况又怎样讲?

Nwell floating的情况没有见过啊，你能给大家介绍一下吗?

在屏蔽的时候很少这样，因为会有softcheck的错误
我们一般用来防止latch up会这样做

能介绍的详细一点吗?NWell悬空怎么防止latch up?

寄生的pnp，n端没有电位的话，这个寄生的pnp就不导通，latch up就不会发生

寄生PNP的基极一般是PMOS的NWell，PMOS的NWell不可能悬空吧?

是的，PMOS的nwell是绝对不能悬空的
我说的寄生pnp是加在mos外面的guardring

无论NWell是否悬空，在NWell和PWell（或P衬底）的结上都存在势垒，如果NWell悬空，这个势垒比较小，能阻挡大部分能量比较小的载流子。但是如果载流子能量比较大，会进入NWell，这些进去的载流子要么滞留在NWell里，要么找机会再跑出去，也就是这些流窜分子只是暂时被关住了，还是有机会再跑掉的。当然，这样的载流子数量是很少的。所以悬空的NWell也能起到隔离的作用。
接地的NWell和悬空的有一些相似的地方，就是接地的NWell形成的势垒也比较弱，但是它能吸收空穴（即使能量比较大的空穴），所以我认为效果会比悬空的好一些。

悬空是一种电位不确定的状态，在不同的条件下可能为高，可能为低，也可能不高不低，因为无法控制所以很少采用。有条件的话，NWell作为guardring还是尽量接在比较高的电位上。
NWell悬空作guardring难道是为了减少寄生电容，改善电路高频性能?但是PN结只要周长不是太长的话，寄生电容还是很小的啊。望知道详情的高手给解答一下。

帮顶！

太厉害了

学习了

学习了

牛人！

讲得非常好，必须顶！

您讲Nwell的情况讲得非常好，能否再解释一下P衬底接高电位的情况

P型衬底一般不可能接高电位，除非是隔离的衬底。不知道你想问什么?

为什么一般不接高电位，为什么在隔离的时候接高电位啊?求解答，非常感谢

普通CMOS工艺中，P衬底是所有NMOS的body，只能接最低电位。如果可以实现隔离，那隔离的衬底可以接比地高的电位。建议你先仔细了解一下CMOS工艺和器件结构。

顶楼上