Calibre DRC报错

画EEPROM版图的bit cell单元，使用SMIC0.18um工艺，将bit cell扩大容量进行拼接后（小容量并不报错），DRC验证报错：Convention_Lat3b3:Maximun space from any point within Source/Drain region to the nearest pickup AAregion inside the well for I/O and internal circuit.在design rule中并没有找到这个错误的解释。这个错误具体是什么意思，应该怎么解决。如果用较小容量的bit cell单元拼接成所需容量的话，那样面积就是大很多。

LZ意思是不是将STDcell flatten后自行修改成新的STDcell?如果这样的话会有很多DRC问题的，因为foundry给的STDcell很多地方都是偷rule的，但是他们流片验证过这样是没问题的，所以打包成一个黑盒子，DRC并不检测内部。你一旦把cell flatten，那么就要检测内部了，这样就会出问题。

不是，我没有 flatten，只是增大了容量，放在一个更大的衬底里，没有其他错误，只有那么一种错误。

防止闩锁的一个规则，Maximun space from any point within Source/Drain region to the nearest pickup AAregion inside the well for I/O and internal circuit这个后面应该还有个数值吧，多打衬底就不会报错了

看来是latch-up报错，小编你要在cell块之间每隔一段安全距离放一些substrate cont,一个大的衬底离中心位置的cell太远了

看来是latch-up报错，小编你要在cell块之间每隔一段安全距离放一些substrate cont,一个大的衬底离中心位置的cell太远了

确实是这种错误，画小一点就没有。只有通过画小一点的方法来解决吗?这样拼起来后面积会大点。

咨询专家看报错能否不管...

赚点分不容易啊

latch-up报错，可以加一些PICK-UP点

加上welltip就可以

你均匀点隔一距离画上衬底就不会有这个问题出现了