新手求助，工艺厂给的东西DRC报错是为什么？

fab给的bit cell可能做过OPC，不过.18应该没必要做OPC，具体是什么错误?

联系厂家确认是否可以waive还是有什么option选项

一个8*8的cell有1000多个错误，就不敢仔细看了。

F提供的数据存在DRC Error很正常啊，这种东西大部分也是包给别的公司做的，只要和F确认一下是否可以Waive，保留证据就行了。

这个是正常的呀，按照楼上的方法，保留证据，防止以后出问题不知道是谁的责任。

这个是正常的呀，按照楼上的方法，保留证据，防止以后出问题不知道是谁的责任。

eeprom也能拿到gds么，还是最后tapeout 的时候做ip merge ?

问下： eeprom和flash工艺在后端设计上有啥区别么

这个....什么问题...学习中

正常fab有自己的rule的,你把drc放映过去就ok了

RAM ROM 通常 DRC rule 不同於 ㄧ般 MOS

能具体举例说明么?多谢

跟Foundry確認有沒有EEPROM專用的DRC rule
因為EEPROM是陣列式的, 1000多的錯誤裡面應該有很多是同樣重複的
看幾個代表性的應該就能解決大部分的問題吧

例如cont 到 poly gate space 較小
metal1 不用完全包住 cont 等
是各家 的 know how

挺复杂的，我是不太懂，看看大家的讨论把。

恩最后发现是这样子的，阵列部分的rule是不一样的。

不知为什么

通常会在bitcell上面覆盖特殊的MARK层次，也可以理解为blockage 层次，是用于在DRC检查的时候不去检查该区域，一般SRAM的bitcell上面都有覆盖这种层次。LZ可以确认一下，是不是这些层次忘记加了。或者随stream in 的时候layermap中层次没有定义全，导致层次丢失。

你跑错了，我用的smic的eeprom的bit cell，没有DRC错！