微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 请教ERC报错

请教ERC报错

时间:10-02 整理:3721RD 点击:
LVS通过了,但是又ERC错误,Ntap_power{@NTAP(not inside the nwellconnected to DNW)not connect to power NOT NET (NTAP NOT INTERACT (NWLL INTERACTDNW ))”VDD” “?VDD” “VCC” “?VCC” “AGND” “?AVDD” “VPWR” “vpwr”“vpb”}我想请问下这个错误是什么意思?应该怎么修改?

应该是你的ntap没有接到你上面提到的那些线网名,“VDD” “?VDD” “VCC” “?VCC” “AGND” “?AVDD” “VPWR” “vpwr”“vpb”。

但是我的电路中有的nwell并不需要连到电源上

电路里有的pmos的阱是不连在power上的,但是ERC里会check这个,这算不算是个伪错?

改一个rule,把那些名字加到列表里,重新跑一遍
如果不报错,那这些就算是伪错

请教下怎么改rule?

”VDD” “?VDD” “VCC” “?VCC” “AGND” “?AVDD” “VPWR” “vpwr”“vpb”这个列表中加上那些net呗

无视错误~

这样验证的思想是基于什么,还是不太明白。求小编详细解释下~

同问 谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top