微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 在mos电容的沟道区域打via会有什么影响

在mos电容的沟道区域打via会有什么影响

时间:10-02 整理:3721RD 点击:
在mos电容的沟道区域打via会有什么影响,

你是指gate上面吧?既然是做电容用的,不需要很高的匹配以及性能,所以在上面打via是没有问题的

drc过不了

小编说的是via ,不是conta,所以在多数工艺下是可以的,没有影响

栅氧很薄,如果打在沟道上很可能打穿了,会导致栅和衬底导通。使其器件永久失效!所以工艺厂都不会要求在沟道上打孔的。

你说的是contact吧,我们公司都经常在电容上跳线,打via会损坏管?

应该不会有什么影响。

电容上应该影响不大

打via孔是可以的

没有问题,随便整

我来看看
学习知识

via1尽量不要打在沟道上面,别的VIA无所谓。

无所谓

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top