PAD与芯片CORE的间距问题
时间：10-02
整理：3721RD
点击：
请问各位高手：
在 芯片core版图的四围放置PAD，那么PAD的间距与core的金属间距为多少比较好?
我现在的是上华0.5工艺
在 芯片core版图的四围放置PAD，那么PAD的间距与core的金属间距为多少比较好?
我现在的是上华0.5工艺
按照工艺要求就可以了.看下PDF.
IO与PAD在一起，core 电压由IO处理得到，距离视power而定，PAD位置一般都会事先定好位置的，不然那些厂商还用啥啊
这个有要求吗?CSMC一般都是要求IO上的ESD Tr或是Buffer到Core Tr吧?
0.5工艺的好像最小是75还是80u，具体忘了
最好留有100um间距。以防出问题。
注意IO与内部器件的间距，注意寄生而形成的latchup路径！