微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教如何确定ADC的位宽和采样率的问题?

请教如何确定ADC的位宽和采样率的问题?

时间:12-12 整理:3721RD 点击:
我想问的是数字解调模块中ADC的位宽和采样率的确定的问题,在通信IC设计一书中作者含糊的带过,没讲出啥本质,特此发帖和各位版友讨论下。
1.书上的AD量化都是分析不带噪的干净信号。理论上,一个ADC的SNR(信号与噪声的比值)等于(6.02N+1.76)dB。如果是过采样比是k,泽进一步延伸为SNR=(6.02N+1.76)+10*log10(k)
  
  
2.比如一个QAM256的接收机解调门限为32dB.根据上面的ADC过采样可以提高信噪比的原理 。我希望 能在现在AD的采样率 增加一倍的基础上,能让解调门限有所降低 。
  
3.假设现在一个带有噪声的输入信号是32dB,调制端的符号率是6.9M。接收端经过AFE处理后,输出是IF为36MHZ的信号,带宽认为是8Mhz.现在8位adc,以27Mhz采样,请问AD采样后的输出信号,信噪比变为多少?
  
4.如果54Mhz采样,请问AD采样后的输出信号,信噪比变为多少?

snr加log10(k)的原因在于假设adc量化噪声是白噪声,均匀分布在全带宽内。所以理论snr的提高是在adc后端增加滤波器的前提下的

在实际通信系统中ADC采样滤和位宽都是和前级的滤波器设计/邻道指标紧密结合的,一般来讲ADC的ENOB都是远远高于信号解调SNR要求的。

恩,你说的对。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top