询问一个关于总线位宽的问题

    小弟现在做一个项目，有一部分需要通过内部总线访问SRAM，因为数据量非常大，有两个方案：
1. 用单一的一套总线访多个并联的SRAM，位宽必须要2048bit才能达到设计要求
2. 用多套总线访问多个独立的SRAM，但是设计会复杂很多。
我看AMBA的SPEC及其他总线标准，貌似都是要求总线位宽不能超过1024bit，不知道为何？而且看LSI的SRAM和eDRAM的datasheet，最大也就是288bits。不知道大位宽并联SRAM和多个独立的SRAM是否有区别？
希望大家不吝赐教，呵呵。

这么宽的话，建议不要用总线访问了，如果多个模块都访问SRAM的话，直接访问SRAM得了，可以自己做点arbiter逻辑。
不知道对不对。

位宽太宽了，同步不好做
要不然为啥现在都用sata不用pata？
如果实在需要那么大位宽：
除了你说的方法，第三种可以考虑的方案：
提高时钟一倍

有没有后续的解释啊。这两天刚好有看到AMBA的定义
怎么会用到2048位宽的数据？
这信息量可以达到2的2048次方啊