大家对复旦这个半浮栅晶体管发明怎么看？
但也有不同的说法：这也就是骗骗经费、发发文章，国际大公司都做不到的东西，国内区
区一个研究所就搞的定？
所以，大家对这个技术可信度，量产化前景怎么看？
能够在这种级别刊物的灌水，怎么也比xx芯好n倍
看到大家都对这个东西不是很待见啊。
难道现在Science都沦落到这个水平了？
就是 国际大公司 这个因素
好疑惑阿
说得好像有点道理
但是好像又不全有道理
难道science 审稿人 沦陷了
感觉还行， 什么产业话还早吧。大陆的整点小突破还是比较多滴。真整起协作来就稀罕了。
我对这东西有这么一些疑问：
1. 对半浮栅如此低的充电电压，到底能让其被充入多少电荷呢？
这点电荷能在场区形成多厚的耗尽层？这样的耗尽层的
导电效能到底如何？
2. 半浮栅与衬底(CCTV的报道里显示是源极一端)之间的势垒
那么低，漏电速率如何？写入信息多长时间之后，需要像
目前的 DRAM 那样对半浮栅进行刷新处理？其对温度的
敏感性如何？
3. 半浮栅与衬底之间的势垒的使用寿命有多少？能承受多少次
“完整”的电荷出入过程？
感觉那势垒有点像 PN 结之类的东西。目前浮栅场管里的
二氧化硅层都只有10万次左右的寿命，不知道这个小势垒
的性能到底如何。
别抱着一副酸溜溜的屌丝心态去看别人，这样无助于自己的进步。
先去了解一下人家的背景不难吧
http://sme.fudan.edu.cn/faculty/personweb/wangpengfei/index.htm
当年在复旦的时候大家都在为一篇两篇论文纠结的时候，人家已经轻松发了上十篇sci了
在慕尼黑工业大学拿的博士也非常轻松
更加重要的，人家还是一个出身非常decent、但是又极其低调勤奋的浙江人。
最后一句话，很像介绍某某重要国军将领。。。
昨天新闻联播第一条就是这个，还在新闻里向全国人民科普了一把什么叫mos晶体管。复旦功在千秋啊
能发science的都是有很高科研含量的，我觉得经费都应该主动跑去给他骗才对得起“科研经费”几个字
但是科研到生产的转化太久远，怕是十年内都看不到，因为不仅仅是IC自己的问题，还有精密仪器等各方面配套才能产业化。所以八成会因为国内产业链不完善或者相关研究坚持不下去而成为落灰的研究或者专利
这里企业的居多，看问题比较实际考虑的周期也比科研短，所以讨论的出发点和以自立为目标的科研相去甚远
以前大陆高校发过的工科N/S多么？那些生物考古的N/S转化不成生产力。
我这个外行，看新闻时的第一观感就是采用这种结构的晶体管要正常地可靠工作，首先其尺寸会比传统要略大些，很难做到传统结构极限的小，还有不少其他缺点。
能不能产业化，关键看技术优点是不是能盖过其缺点。
结构上的微创新，发论文是足够了，但实用价值还要看缺点是不是太短板了
能搞出科研成果，起码说明拿钱的都在做事，并没有白花国家的钱，怎么能说是骗经费？经费本就应该给这些做实事的人
感情是原QIMONDA的,
现在国内MEMORY这块人才储备差不多了, 可以果断上了.
还没看paper 但我觉得挺好的，科研是科研，能否产业化是另一回事。
半导体这行，特别是主流CMOS行业，R&D team和负责Ramp up的team生活在各自的世界
所以，作为科研成果来说，还是挺好的。至少Idea非常不错。
.88
这个版上就没有仔细看完了相关论文的人来说说？本来想来这个版看看专业评论的，结果和特快上也没什么区别。
大致读了一下，不是做器件和工艺的，很多细节不是很清楚。但是作为一名NVM从业人员，首先我觉得这个东西还是有意义的，湾湾有很多小公司就是靠这么一两种存储器结构，活得很滋润，而大陆目前还没有成功的案例，从这个意义上说，任何这方面的尝试都是值得鼓励的；这个技术就本人理解的程度而言，优劣都很明显。优势论文里都说了，不足的地方主要有几个：1.面积肯定很难做小，所以很难在大容量领域同flash PK，这也是为什么文章里主要的对照对象是SRAM和DRAM，但他本身其实应该是个NVM；2. 虽然我觉得文章里提到disturb满足要求，但是从操作原理上看，他的disturb应该蛮严重的；3.工艺复杂性，这个本人不专业，感觉上mask不会太少，所以价格未必有竞争力。
总体感觉，这个结构受到了一些logic MTP的启发，面积上应该会有一些优势，所以目前来看，这个结构应该是一个有竞争力的MTP方案。
SRAM和DRAM不可能....
SRAM你要把logic和floating gate集成起来，太复杂，而且速度比不过现在的SRAM
唯一可能就是面积，但是现在logic device都很小很小了，所以SRAM不可能
DRAM就面积来讲，也没有任何竞争力
唯一希望就是flash
.88