微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 如何在Verilog/VerilogAMS里面取得环境变量?

如何在Verilog/VerilogAMS里面取得环境变量?

时间:12-12 整理:3721RD 点击:
请用过的兄弟指点一下~
想打开一个动态路径的文件写log,取一些类似$user之类的变量出来拼接成文件名,
试了一下$system()系统调用,但其没法返回值。
环境是cadence ams, 谢谢!

用$value$plusargs传进去呗,我记得VPI好像是没法直接调用环境变量,没那么用过。
但是makefile或者sh都可以啊,然后用$value$plusargs应该能实现你想要的吧

谢谢,刚查了一下,这个的确可以在makefile里面invoke ncsim的时候写进去,
和-define效果类似..但对于一堆习惯于GUI的模拟工程师来说要修改这个太难了...

谢谢指点,研究了一下,好像可以过自定义system task实现的
现在最主要的问题是模拟用的ADE设置起来太麻烦,模拟工程师又不会去维护makefile...
目前看来最傻瓜的方法还是写死了比较好...不会code的模拟工程师伤不起~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top