c可以直接转verilog吗？

        手上有个c的译码程序，本是想在arm上做的。现在想在fpga上实现。不知是否有工具支持c的verilog的转化？
        以前都做软件了，多谢！

Mentor有一个叫Catapult的C综合器，可以由C++直接生成RTL代码。

你的C程序应该做些修改，由浮点转成定点，采用catapult C的定点数据类型重新规划，才可以使用！

        已经定点化完毕了，不知用catapult转化的是否一定正确。
        还有如果想把算法做成IPcore还需要做哪些工作？后期的验证？
        

雇个人写verilog
FPGA到ASIC还有很远的路要走

        你指的是做硬核吧，如果做成软核，是不是在rtl的基础上用systemC或者systemverilog这些验证一下就可以了？

这个工具对于data path类型的设计还是不错的，但是设计复杂了我就不清楚了，对于太复杂控制通路不是很好，综合效果不一定好，对状态机的设计表现比较差，状态转换的覆盖率比较低
工具自身有些小bug，但是还在完善之中，但是具体的实际设计中已经有用到，从表现上看还是有其独到之处，也是以后的一个发展方向。对综合和的verilog调试来看，基本上不可能进行，代码风格不能忍，基本上属于看不懂，只能自己去调试C
转化正确与否，肯定最终只能用仿真去验证，如果做成IPcore，个人感觉应该做到比较充分的验证，用Catapult C的好处就是开发时间短，对速度、面积、功耗的优化空间比较大，对于不同的客户容易做个性化的开发
在 kkrem (kk) 的大作中提到: 】
:         已经定点化完毕了，不知用catapult转化的是否一定正确。
:         还有如果想把算法做成IPcore还需要做哪些工作？后期的验证？

这与软核或者硬核没什么必然关系，在业界至少要有个FPGA原型实现，否则都不好意思和客户打招呼 :p

看什么类型吧。。
数据通路的东西，c综合后的代码估计差不了太多吧。。。

        也就是先用fpga实现，再用systemC这些验证一下就可以了吧？