大家说说，如果将来行为综合成熟的话~

现在很多高层次语言，像bluespec已经非常非常成熟了，以后高层次综合就可以做到在架构面积功耗速度等多因素的优化折中。坐井观天只能落后，而这个往往是工作多年的老工程师走不出来的死圈。

拉到吧，现在综合器对RTL质量要求真不高，写了N年和两三年的差别相比整个flow基本可以忽略不计。

如果asic的实现能力比需求多了100倍冗余，行为级综合可能会好过一些。就像pc的计算能力有了百倍冗余，高级语言才能发展。
举个例子，现在设计个cpu需要4GHz，而现有工艺可以轻松达到400GHz，这个时候，可以行为级随便写写就去流片了。

你说的只是书本上的东西。代码和工艺不变的情况下，综合不可能显著的改善面积或者速度。决定面积和速度的是设计本身。
高速电路（40nm跑到2G以上）和低成本电路（两个反相器就能实现latch）根本没有用rtl实现的。物理综合的出现恰恰是引入了人工约束。
所谓高层次综合，只能在有限的应用中能得到期望的表现。仅我接触过的项目中，有很多都是利用I/O特性去优化设计，很多情况下一个cycle都不能浪费。我的结论就是，设计的内部时序越复杂，高级语言的优势越低，就像systemC，越向电路级逼近，形式上越接近于RTL。

Re这个，确实是高手。单纯依靠综合，只能实现soso的设计。要想玩一些绝活儿，还真的靠电路级的设计，而有的时候，性能差异化的关键就是这些绝活儿。

我做过一个设计仅仅通过优化memory，面积就能节省20%的项目，做算法的那个人已经很牛X了，实现的电路结构也能画出来，就算是这样，最终的电路结构和其算法实现结构也是相差比较大。
高级行为综合比较适合庞大规整的数据通路设计，比如滤波器之类，一旦涉及到复杂的存储结构或者苛刻的时序要求就无能为力了。