微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教DC综合的一个问题

请教DC综合的一个问题

时间:12-11 整理:3721RD 点击:
综合之后写出来的netlist居然出现 一个模块里不同cell的名称相同
这种情况,举例来说:
module xxx ()
AND syn7 (.I(n1), .O(n2));
......
AND syn7 (.I(n3), .O(n4));
......
endmodule
然后再读这个写出来的netlist就会报错,
有人遇到过这种情况么?

会不会是DC综合过程中遇到错误,结果你看到的只是一个半成品?

都检查过,log文件没有error啊。
而且dc能write出来,但是读不进去。
有空我要去投诉synopsys...

synopsys的东西,自己write出来自己read不了很正常的
投诉了人家告诉你我们就这么设计的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top