Re: 海思AP芯片性能远超Tegra3与Snapdragon正式向外界供货

举个例子：
通常在cpu里面的SRAM，极限的timing不在setup time和CK to Q的路径上，而是在于它的minimal clock period这个约束上
当然,useful skew是个不错的方法，但是这个也是有隐患的，不能多用啊。

他这个Useful SKEW的确不错，在ARM给的脚本里面有这样的优化建议，
可以休掉不少Timing，可是从FF到FF的Timing 怎么都不好修了，比如那个FPU MUL ，MAC
大的乘法器，如果靠综合难做吧，只能靠Special Design了
改设计很麻烦，~

如非必要，还是少用special design。
当然，用的话体现技术能力，不利的方面是公司要掏更多的银子养搞custom design的人和他们用的工具...
还是算了吧。