基于BF533和FPGA的雷达信号模拟器设计实现

随着军事技术的高速发展，现代雷达系统面临着严峻的挑战。为适应新形势，在现代数字信号处理技术和数字计算机高速发展的基础上，计算机仿真技术得到广泛应用，这也促使雷达信号模拟技术快速发展。雷达信号模拟器是现代模拟技术与雷达技术相结合的产物，其在实际雷达系统不具备的条件下产生出所需的雷达回波信号，这在雷达调试、性能评估等方面具有重要用途。且随着雷达信号模拟技术的不断发展，已成为雷达技术的一个重要分支。

当今雷达信号模拟器多采用软硬结合的设计方式，使得系统有更大的灵活性。可采用编程的方法设置所需的模拟雷达信号的各种参数，使模拟器能实现多种信号类型。本文论述的信号模拟器主要针对某雷达对抗设备提出，按照实际要求，产生多通道且相互独立的雷达信号，可提供给雷达对抗设备趋于真实的雷达环境。

1 模拟器设计思想

该雷达信号模拟器的主要设计思想是，对于雷达回波信号，由于数据量大，所以采用高速、高性能的DSP芯片进行部分计算，并实时控制基于FPGA的直接数字频率合成器产生雷达模拟信号，且最多可产生4路完全独立的信号。

该模拟器方案计划采用网络和本地两种方式将模拟器的各项参数发送给系统，本地通过一块ARM处理器搭配触摸屏构建人机交互系统，即可接受网络传送的参数也可本地手动设置参数(包括中心：频率、脉宽、脉冲重复周期、调频模式、调频周期、调相编码、子码宽度、天线扫描类型及扫描周期等)。ARM处理器将设置好的参数通过高速USB接口或SPI接口发送至DSP。而DSP接收数据并解析，同时判断每一路信号类型，并计算出实时参数发送给FPGA。

在FPCA内部构建一个直接数字频率合成器，由Matlab预先生成正余弦函数表并导入FPGA的RAM中，以备查找。同时，FPGA将DSP送来的参数也存入RAM，并计算回波信号的实时相位，从而通过相位查找正余弦函数表进行输出。最终通过高速D/A芯片将信号转换为模拟信号，再进行天线扫描调制、滤波、放大输送至射频发送端。信号模拟过程如图1所示。

2 模拟器的硬件实现

模拟器的硬件实现框图，如图2所示。系统硬件采用ADI公司的BF533作为数字信号处理器。采用Xilinx公司的XC5VLX30芯片作为信号合成模块，并在其内部构建DDS，输出至高速D/A转换芯片AD9739。天线扫描调制模块由DSP负责脉冲包络调制计算，将计算好的调制码发送给FPGA，再由FPGA控制数控衰减器进行调制。

ADSP-BF533是ADI公司主频高达600 MHz的高性能Blackfin处理器，BF533处理器内核包含2个16位乘法器，2个40位的累加器，2个40位的ALU，4个视频ALU和1个40位移位器。外部存储器通过外部总线接口单元(EBIU)进行访问，并可与最多4个异步存储器设备无缝连接。处理器有多个独立的DMA控制器，能以最小的DSP内核开销完成自动的数据传输且拥有1个SPI兼容端口，能使控制器与多个SPI兼容的设备通信。以上特性均满足本方案对数字信号处理器的性能要求，并可高速实现DSP与USB，FPGA以及其他SPI设配的数据交换。

由于DDS内核为全数字结构，其本身又是一个相位控制系统，因此可在DDS设计中方便地加入数字调频、调相及调幅的功能，以产生ASK、FSK、PSK、MSK等多种信号。本设计采用增加多种功能的DDS改进结构，如图3所示。

改进后的DDS可用于产生常见的任意波形，如图3所示。在相位累加器的输入端增加一个加法器，便可实现频移键控(FSK)。若在相位累加器前增加一个频率累加器，则后相位累加器的相位输出呈平方函数特性，而该相位特性是线性调频信号的相位特征，因此可实现线性调频信号。该频率累加器在FPGA通过积分器实现，若在频率累加器前面加一个ROM /RAM，则可由软件来控制完成非线性调频功能。相位累加器的输出信号是代表相位值的数字信号，因此在累加器的后面增加一个加法器便可轻易地实现相移或相位调制。

相位波形转换部分用查找ROM表的方式进行，将计算出的相位值作为地址输入，查找出信号幅值输出。

因对于一个正弦波，用任意象限的波形数据就能包含整个周期的信息，所以查找表中只需存储[0，π/2]的波形。而在查找的过程中充分利用三角恒等式的变换，故使用了一种近似的方法。假设一个周期的波形用深度为218的地址查找，则1/4周期的信号用位宽16 bit的地址线即可。

系统中，DAC采用AD公司D/A转换器AD9739。AD9739是一款14位的射频D/A转换器，采样时钟速率最高可达到2.5 GHz，其是目前ADI公司高速D/A产品中转换速率最高的一款芯片。AD9739包含一个串行外设接口(SPI)，其被用于状态寄存器的回读和配置。此外，其还有3种工作模式分别为普通模式、