基于DSP和CPLD的移相全桥软开关电源数字控制器

1 引言

　　近年来，随着大功率开关电源的发展，对控制器的要求越来越高，开关电源的数字化和智能化也将成为未来的发展方向。目前，我国的大功率开关电源多采用传统的模拟控制方式，电路复杂，可靠性差。因此，采用集成度高、集成功能强大的数字控制器设计开关电源控制器，来适应不断提高的开关电源输出可编程控制、数据通讯、智能化控制等要求。

2.数字控制器设计

图1 控制器系统结构

　　本文设计的数字控制器，采用TI公司24X系列DSP控制器中的TMS320LF2407A芯片作为主控制器，主要功能模块包括：（1）DSP与可编程逻辑器件CPLD相配合实现全桥移相谐振软开关驱动（2）偏磁检测电路；（3）其他功能，如数据采集、保护及外部接口等。控制系统结构如图1所示。

2.1移相控制波形的生成

　　TMS320LF2407A芯片包含两个事件管理器EVA和EVB，每个事件管理器都包括两个通用定时器，通用定时器GPT1和GPT2对应于事件管理器EVA，GPT1和GPT2对应于事件管理器EVB，通用定时器的结构如图2所示。

　　通用定时器是PWM波形产生的基础，每个通用定时器都可以提供一路单独的PWM输出通道。获得指定周期指定脉宽的PWM信号的过程是：首先设置通用定时器控制寄存器TxCON确定计数器的计数模式和时钟源；然后根据需要的PWM波形周期设置周期寄存器TxPR；接着装载比较寄存器TxCMPR，确定PWM波形的占空比。通过上述相应的设置即可获得指定周期、指定脉宽的PWM信号。

图2 通用定时器结构图

　　而输出移相波形的关键是让同一事件管理器中的两个通用定时器同步工作，并且在一个通用定时器从零开始计数的时刻，赋予另一个通用定时器计数器不同的初值，初值的大小决定两个通用定时器输出PWM波形的相位关系。本文利用事件管理器EVA的两个通用定时器GPT1和GPT2的同步工作，产生移相波形。

图3 带死区的移相控制波形产生过程

　　为了避免因开关器件特别是IGBT器件在关断时电流拖尾造成桥臂瞬时直通所造成的危害，还需要在同侧桥臂的开关器件控制波形中添加死区。因为PLD具有可在线修改能力，可在PCB电路完成后随时修改设计，而不必改动硬件电路，因此本文采用ALTERA公司的EPM7000S系列的CPLD芯片，通过编程生成控制波形的死区。如图3所示。

2.2磁偏检测电路

　　在全桥电路中，一对功率开关管在工作周期的前半部分和后半部分交替地通断，若它们的饱和压降相等，导通脉宽也一样，则称电路工作在平衡状态。但若由于某种原因导致两个半周期内施加在中频变压器上的电压不相等（例如功率开关管的饱和压降有较大差异）或是一对晶体管的导通脉宽不相等（例如由于存储时间的不一致、控制电路输出脉宽不相等以及反馈回路引起的不对称等）时，功率转换电路就工作在不平衡状态。变压器的磁通在一个周期终了时不能返回到起始点，于是将在一个方向增大，其工作区域将偏向一个象限，引起磁芯饱和从而导致功率开关管损坏，逆变失败，此即所谓"单向偏磁"。

　　为了避免变压器的饱和，充分发挥数字控制器的优势，尽量简化主电路的设计，增加变压器的利用率，本文设计中采取以下方法来进行磁偏的检测和控制。如图4所示，通过互感器分别检测变压器的一次侧正负半周的电流大小，将检测得到的值HCQ1和HCQ2进行比较，一旦某个半周的电流偏大超过一定的值，则认为出现了偏磁，将该信号送入TMS320LF2407A的捕获单元功能，产生捕获中断并通过中断程序去调整相应桥臂的功率开关管驱动脉冲的宽度，强制对变压器进行磁恢复，防止变压器饱和现象的发生。

图4 变压器磁偏检测电路图

2.3数据采样及滤波

　　为了确保控制板与系统主电路的信号隔离，数据采样电路上采用与霍尔电压传感器和霍尔电流传感器接口，确保采样输入电路的信号与采样输出信号的完全隔离。

　　TMS320LF2407A芯片内部集成了10位精度的带内置采样/保持的模数转换模块（ADC）。根据系统的技术要求，10位ADC的精度可以满足电压的分辨率、电流的分辨率的控制要求，因此本文直接利用控制芯片内部集成的ADC，就可满足控制精度。另外，该10位ADC是高速ADC, 最小转换时间可达到500 ns，也满足控制对采样周期要求。

　　为了提高ADC数字采样的精度，减少软件滤波的工作量，设计了低通滤波器对电压和电流的信号进行处理，以消除高频信号的干扰和更好的消除线路以及空间的干扰。

2.4保护功能

　　电源运行过程中，可能会发生一些异常状态，如全桥电路出现直通使得原边母线短路；副边负载短路或者过流、散热器过热等等，需要在控制中加以保护。

在本文设计中，利用了DSP 功率保护引脚PDPINT的功能对异常状态进行检测并能够做到及时恰当处理，做到