采用Altera 10代FPGA实现低延时小尺寸设计

作者：Altera公司知识产权产品营销高级经理 Juwayriyah Hussain，Altera IP和设计软件工程(IPD)首席工程师Gregg Baekler

由于电子设计日渐复杂，设计人员通常需要采用各种不同类型的功能，但他们无法具备所有的专业知识、资源和时间。这促使了半导体知识产权(SIP)市场的增长，预计2017年将达到57亿美元。某些复杂设计使用的各种SIP模块甚至多达100多种。因此，需要解决如何将这些模块集成到设计中，并验证它们能够在底层硬件上很好地工作。在每一新工艺代上，这都变得越来越困难。

而且，当使用来自不同供应商的SIP模块时，由于没有标准指导如何编写这些模块，或在不同设计中如何使用它们，因此，互操作性问题也越来越复杂。每一个模块对速度、功耗、管芯尺寸等方面都有不同的要求，芯片系统(SOC)设计人员无法切实有效地满足所有需求。因此，使用多家供应商的IP模块实现最优设计颇具挑战。

此外，如果业界仍然按照过去十年的发展轨迹继续走下去，实现一个每秒400吉比特(Gbps)的系统几乎要完全占用1百万逻辑单元(LE)的整片FPGA。这肯定不会被客户接纳。Altera已认识到这一点，从头开始重新规划了高性能IP，不仅速度更快以支持越来越高的数据速率，而且还提供更小、更高效的IP。采用创新的体系结构，IP模块比以前的产品快两倍，体积小50%。

对速度的需求

互联网的爆炸式增长使得高速数据处理成为一项关键功能。据国际电信联盟(ITU)，2011年，世界70亿人口中有三分之一使用互联网，产生的网络流量高达每秒80太比特(Tbps)，比上一年增长45%。

下一波互联网应用是机器至机器(M2M)通信，即物联网(IoT)。IoT涉及多种设备，如智能仪表、无线传感器节点、工业监视控制和数据采集(SCADA)系统、网关，以及高速收费标签读卡器等。所有这些都会在公共和私有基础设施上产生大量的数据流。IoT市场在2011年达到440亿美元，预计每年增长30%，2017年会达到2900亿美元。

另一个增长迅速的领域是移动通信。2011年IP数据流的55%来自移动通信——每年的增长率达到66%。这对于电信公司而言是巨大的挑战，他们目前正尽快部署4G网络。基站越来越多地依靠高速FPGA来提高内核性能，在很宽的频率范围内处理复杂的功能。FPGA能够灵活地适应不断变化发展的标准，有助于保护在4G基站上的投入。

据思科公司，互联网协议数据流在2016年底每年会超过万亿字节(1021)。

数据中心尤其要面对很大的压力来处理越来越大的数据流。多核处理器这种发展趋势虽然解决了功耗问题，但外部存储器和数据带宽却跟不上计算能力的增长。这种情况非常适合采用FPGA进行数据访问、计算和网络加速，解决数据访问瓶颈问题。随着云计算和软件即服务(SaaS)的不断发展，这将会越来越重要。

下一代FPGA将采用高速串行存储器克服并行存储器接口的带宽、延时和功耗局限。Arria 10 FPGA能够很轻松地处理100 Gbps和200 Gbps数据流。具有多个56 Gbps收发器的Stratix 10 FPGA可以处理400 Gbps以太网(GbE)和500 Gbps Interlaken数据流。

全面的Altera IP

FPGA虽然能解决4G基站和数据中心通道卡的存储器和I/O接口瓶颈问题，但数据通路带宽和频率的增长通常也使功耗直线上升。这是Altera在全系列IP内核上综合考虑的关键问题，以及带宽和管芯尺寸。

对任何应用而言，存储器访问都非常关键。Altera FPGA具有丰富的片内SRAM存储器，而对于需要快速访问片外存储器的应用，Altera及其合作伙伴提供存储器控制器IP内核、参考设计和设计实例。所有这些都经过了硬件测试的置入式设计模块，能够大大简化复杂存储器的本地接口。支持的标准包括：

●SDR SDRAM
●RLDRAM 2或者RLDRAM 3
●DDR SDRAM
●DDR2 SDRAM
●DDR3 SDRAM
●DDR4 SDRAM

存储器技术发展非常快，Altera始终都在追踪最新变化。Micron的3-D混合立方存储器(HMC)的带宽是DDR3 SDRAM模块的15倍，能耗比现有技术低70%，占用的电路板空间减少了90%。Altera和Micron最近展示了Altera 28 nm Stratix V FPGA和Micron HMC的互操作性。今后的Arria 10和Stratix 10 FPGA都将包括HMC接口。

对于芯片至芯片、电路板至电路板，以及机框至机框连接，Altera及其合作伙伴提供175种不同的互联IP内核和参考设计，采用了集成到FPGA和ASIC器件中的收发器，仅以太网IP内核就能提供60种解决方案。以许可IP内核和参考设计以及免费宏功能和设计实例的形式提供这些接口协议。

PCI Express (PCIe)是数据中心所采用的主要背板互联标准。Altera通过其Cyclone、Arria和Stratix FPGA产品线来提供PCIe Gen1 (2.5 Gbps)和Gen2 (5.0 Gbps) IP。Stratix V FPGA包含PCIe Gen3 (8.0 Gbps)，以硬核IP模块的形式嵌入协议栈。PCIe标准一直是10代FPGA关注的重点。硬核实现了PCIe模块后，每一IP例化的资源节省了8,000至30,000个LE，与功能等价的软核IP相比，时序收敛更快，设计和编译时间更短，而且有效地降低了功耗。所有PCIe内核都经过验证，符合相应的PCI Express基本规范。