基于Verilog硬件描述语言的AES密码算法实现

密码模块是安全保密系统的重要组成部分，其核心任务就是加/解密数据。目前，分组密码算法AES以其高效率、低开销、实现简单等特点被广泛应用于密码模块的研制。随着计算机信息技术和超大规模集成电路技术的成熟与发展，通过硬件来实现密钥模块的内部运作，可保证在外界无密钥的明文流动，能够实现真正意义上的保密。此外，硬件实现还具有高速、高可靠性等特点。目前许多AES算法的硬件实现采用基于RAM查找表方式来实现算法中最关键的SubBytes部分。本文采用复合域来实现SubBytes部分的求逆运算，以便于采用组合逻辑减小面积。同时采用加/解密运算中列变换的部分电路进行复用，从而进一步节省实现面积。这样可以使AES密码应用于RFID系统，IC卡等面积要求较小的场合。

1 AES算法简介

AES算法是一种迭代型分组密码，其分组长度和密钥长度均可变，各自可以独立指定为128 b，192 b，256 b。本文主要讨论分组长度和密钥长度为128 b的情况。AES算法是将输入的明文(或密文)分成16个字节，在第一个Add Round Keys变换后进入10轮迭代。迭代过程的前9轮完全相同，依次经过字节代替(substitute bytes)、行移位(shift rows)、列混合(mixcolumns)、轮密钥加(add round keys)，最后一轮则跳过了列混合(mix columns)。解密过程与加密过程类似，但执行顺序与描述内容有所不同，因此AES算法的加解密运算需要分别实现。

2 AES算法的硬件设计

根据AES算法的原理和基本结构，将整个AES算法模块分成4个相对独立的子模块：接口模块、控制单元模块、加解密运算模块、密钥扩展模块。本文所设计的密码算法不包括密钥发生器，所用的密钥通过接口模块由外部输入，加解密运算后的数据经输出接口输出。AES算法模块的总体结构如图1所示。



　　2.1 接口模块的设计

输入接口模块的主要任务是：将数据传送到加解密运算模块，将外部输入的密钥传送到密钥扩展模块。由于明文和密钥输入都是128位，将导致整个模块的输入/输出过多，占用太多资源，考虑到本文的设计主要应用于对面积要求较小的场合使用，如RFID系统中数据的传输，即每次传输的数据是64位，故采用4个32位寄存器，在时钟的控制下每次输入1组32位，通过4个时钟周期可得到128位的数据，可以有效减少资源的占用。输出接口模块的作用是将128位的解密运算结果输出，同样也采取32位分4组输出的方法。

　　2.2 控制模块的设计

控制模块的主要任务是实现加/解密运算模块与密钥扩展模块工作的启动。控制模块在时钟脉冲控制下，产生控制加/解密模块中字节替代、行移位、列混合、密钥加各部分工作信号。可由1个两状态的状态机实现控制。当新的数据或密钥输入时，通过状态机的信号可判断上次加/解密运算是否完成。如果状态机信号处于忙状态，说明加解密运算正在进行，需要等待;如果信号处于空闲状态，说明加解密运算已经完成，可以启动加解密运算模块与密钥扩展模块，将数据和密钥分别输入到加解密运算模块与密钥扩展模块中，开始新一组数据的加解密运算。

　　2.3 加解密运算模块的设计

AES算法的轮变换特点使之在硬件实现时可以有多种方式：串行方式，轮变换可采用组合逻辑实现;在10轮迭代过程中，前一轮结果可直接作为下一轮的输入;并在1个周期内完成1个分组运算，使吞吐量达到最佳状态。但需要大量的存储器资源和组合逻辑资源支持，一般的FP-GA芯片难以满足容量的需求，而且时钟频率非常低;基本迭代反馈方式，所有迭代只用1个轮变换模块，10个时钟周期完成1个分组运算，资源占用较少;轮内流水线方式，在轮变换中插入寄存器，将每轮运算分成多个操作段，每个时钟完成1个操作段，其优点是可以提高算法运行的时钟频率。但轮内各级流水部件不能同时执行，因此增加了算法运行的时钟数目。轮内流水线级数越多，时钟数目也越多，虽然算法仿真频率可以达到很高，但吞吐量并没有明显提高。

综上比较可知，本文AES算法的硬件实现的目的是尽量减少资源的占用，使面积尽可能减小。故采用基本迭代反馈工作方式设计。

　　2.3.1 SubBytes()和InvSubBytes()的设计

字节代替是整个AES硬件实现中最为重要的变换，在加解密运算模块及密钥扩展模块中字节代替是主要的运算过程。因此，字节代替的硬件设计决定了整个AES算法硬件实现的速度和面积。字节代替可以通过查找表和算术运算的方式得到。传统的AES算法使用查找表方法实现字节代替，可以提高求逆速度，但由于该变换输入的数据为8位，加密和解密所用的替换字节表不同，因此需要的选择器和寄存器数量较多，硬件实现面积较大，故主要用于高速AES的实现。算术运算的方式在硬件设计上表现为组合逻辑，采用算术运算的方式实现则会降低硬件设计的复杂度，减小面积。