交换接口控制器的可扩展设计

与传统ASIC相比，FPGA和结构化ASIC的优势在于重用灵活性高、上市时间快、性能佳而成本低。FPGA和专用的IP模块可用于现有的商用AdvancedTCA平台，可用来开发可扩展的交换接口控制器(FIC)，以加快产品开发的设计并使线卡方案具有鲁棒性和成本效益。

当今通信和计算系统制造商正在基于模块化系统架构设计下一代平台，以缩短开发周期、降低新设备的资本开支，并在增加新功能和服务时最大限度地减少运营费用。模块化平台使设备制造商能够在一套通用的构建模块上设计多种类型的系统，从而通过实现一定的规模经济效应保持竞争力。


图1：一个SPI4.2到ASI交换接口控制器的功能图。左边是SPI4.2到NPU的接口，右边是ASI到交换结构的连接。  

实现模块化的必不可少的一步是使设备制造商共同创建一组用于电路板和机架的通用物理互连标准。AdvancedTCA就是由PCI工业计算机制造商组织(PICMG)定义的一种系统构造参数，它为诸如机架尺寸、线卡、I/O模块、交换接口(星状和网状结构拓扑)、额定功率等等平台单元提供了标准规范。AdvancedTCA标准的主要目标是提供一个基于标准的硬件平台，这个硬件平台由机架和存储刀片、网络处理器卡、控制平面刀片，以及管理模块的组合来构建模块化运营级产品，这些产品针对电信接入汇聚平台和边缘平台应用。

AdvancedTCA背板接口的工业标准集的定义，使系统集成商在他们的交换接口卡和线卡之间互连具有更大的灵活性和互操作性。AdvancedTCA网络接口采用开放的接口协议，并采用子规范PICMG 3.1-3.5提供可互操作的电路板。这些子规范支持以太网、光纤通道、Infiniband、PCI Express、StarFabric、高级交换互连(ASI)和串行RapidIO。一些大型OEM向AdvancedTCA规范的转移标志着从定制、专有的和基于互连的平台向基于开放标准的COTS平台转移。

PCI Express和ASI

系统可扩展性和模块化需要通用互连以支持多种应用中芯片和/或子系统的无缝集成。随着背板性能从40Gbps提升到160甚至320Gbps，必须仔细设计以确保交换结构和数据流源头之间的接口不会出现传输瓶颈。交换接口必须在支持关键的结构需求，诸如数据吞吐、流控制和按流排队的同时，以良好的信号完整性高效地传输2.5Gbps到超过10Gbps的数据流。


图2：包含ASI报头、可选的PI0和PI1报头及一个PI2报头的TLP。  

PCI Express和ASI是两种标准的交换结构技术，它们有潜力使标准、最新的交换设备和交换接口器件的市场急剧增长。PCI Express具有跨越从计算到通信生态系统的制造、技术支持和产品开发的经济规模。把PCI Express移植到串行互连的好处在于：具有物理和性能上的可扩展性；改善了可靠性；实现了全双工传输；布线和电缆连接更简单、成本更低。

ASI通过定义兼容的扩展来增强PCI Express，从而解决诸如对等通信的支持、QoS、多播和支持多协议封装的要求。PCI Express和ASI是互补协议，许多系统两者都采用以满足目前尚无法实现的设计要求。随着新型组帧器、网络处理单元(NPU)和交换结构采用ASI，有必要将ASI与其它接口规范桥接起来，例如与SPI3、SPI4.2和CSIX桥接。这种桥接功能可以方便地与交换接口控制器集成在一起。

FIC架构：

一个SPI4.2到ASI控制器的功能(图1)包括：
1. ASI到SPI4.2的双向桥接，可从2.5Gbps扩展到20Gbps(x1、x4或x8路)；
2. 为端点和桥接组装和分拆ASI事务层数据包(TLP)；
3. 支持1到64,000个连接队列(CQ)；
4. 在SPI4.2上支持多达16个通道；
5. 可编程通道映射到SPI4.2；
6. 支持一个可旁路的、三个有序的和一个多播虚拟通道(VC)；
7. 可编程最大数据包长度为64到80字节；
8. 链路层基于信用量的流控制；



图3：PI2封装示例。通过去除SPI4.2协议控制字(PCW)并增加ASI报头、可选PI0和PI1报头以及PI2报头，初始SPI4.2突发数据流被转换到ASI TLP之中。  

9. CRC生成和误码校验；
10. 处理连续的背靠背数据包结束符(EOP)；
11. DIP4奇偶位生成和校验；
12. 状态通道组帧、DIP2生成和校验；
13. 状态同步生成丢失和检测；
14. 训练序列生成和检测；
15. 全同步设计(800Mbps)；
16. 与OIF兼容的SPI4阶段2；
17. 与ASI-SIG兼容，ASI核心架构规范修订版1.0。

在SPI4.2到ASI方向，必要时对进入的SPI4.2数据包进行分段，并根据流量类型(单播或多播)和等级映射到VC FIFO缓冲器。用户在SPI4到VC映射表中对缓冲到SPI4.2接口的通道映射信息进行编程，接口上的数据包按照表中所示传输到相应的缓冲器。ASI调度器读取队列并将TLP发送到交换结构。

每一个SPI4.2通道FIFO缓冲器的填充水平被转换为“空虚-未满-饱满”状态，并通过接收状态通道(RSTAT)发送到对等的SPI4.2发送器。当有空间时，在SPI4.2接口上接收的数据包被传输到相应的VC FIFO缓冲器。

SPI4.2和每一个VC支持最多16个通道(通道0到15)。下面是从SPI4.2到VC的示范通道分配：

1. SPI4.2通道0到7被映射为8个可旁路虚拟通道(BVC)；
2. SPI4.2通道8到11被映射为4个有序虚拟通道(OVC)；
3. SPI4.2通道12到15被映射为4个多播虚拟通道(MVC)。