专家聚谈FinFET趋势下3D工艺升级挑战
日前,SeMind举办了圆桌论坛,邀请半导体设计与制造的专家齐聚一堂,共同探讨未来晶体管、工艺和制造方面的挑战,专家包括GLOBALFOUNDRIES的高级技术架构副总裁Kengeri SUBRAMANI ,Soitec公司首席技术官Carlos Mazure,Intermolecular半导体事业部高级副总裁兼总经理Raj Jammy以及Lam公司副总裁Girish Dixit。
SMD :从你们的角度来看,工艺升级短期内的挑战是什么?
Kengeri :眼下,我们正在谈论的28nm到20nm转移。如果你回去看历史,每一代产品过渡都会有挑战。当我在ASMC上做主题演讲时,我曾问与会者,技术挑战和经济成本的挑战,哪一个是当今最大的威胁?大家纷纷表示每个节点的过渡最大的问题其实还是经济因素。眼下,这种过渡包括四个方面:电气性能缩放、物理尺寸缩放、成本缩放以及可靠性。我们知道目前除了英特尔,其他家的20nm仍采用平面工艺,这就要求我们利用双重光刻技术,因此尽管尺寸缩放了,但成本并不一定缩放,因此所有这一切因素需要权衡与组合。我们可能在20nm只采取单一平台,以实现不同的应用。另外一点就是附属开发的准备,包括EDA、也包括整个生态系统,也许你的技术实现了,但缺乏相对应的设备以及设计软件,同样是会失败的。
Dixit:从设备商的角度来看,越来越多的客户需要定制化,这次是非常具体的集合形状和类型的布局,如果你看10年前,可能有一两个不同标准,但现在,至少有10种以上测试标准,这本身就说明每个客户都在关注不同的性能指标。一个东西可能用在这地合适,但其他应用则不一定合适。
SMD :说到3D ,从平面晶体管到FinFET的挑战是什么?
Jammy:正如刚刚所说,我们绝大部分公司都在16nm或14nm制程上才考虑FinFET,我们目前确实有很多工具都是面向平面世界的,因此Metrology等是不一样的,此外我们需要提供3D架构下的EDA工具。
Kengeri :FinFET是具有挑战性的,但我并不认为这是个不可逾越的鸿沟,比如当时的HKMG问题也得到了解决,而现在双重光刻是个难题,此外还有包括Metrology等其他挑战,另外AC-DC、缺陷密度一及良率等,不过我们早已提前进行研发布局,所以,我认为目前FinFET的量产没有任何无法解决的问题。
SMD :对于起初的FinFET元件,为何GlobalFoundries要结合14nm FinFET与20nm-LPM的技术?
Kengeri :FinFET是一项新的且有风险的技术,但这并不意味着我们就要去冒险,因此我们需要在现有平台上开发,双光刻技术在20nm时的投入是巨大的,因此我们从平面成熟做起,可以将风险降到最低。
SMD : FD-SOI始于28nm,并且还可以扩展三代产品,你们是如何看的?
Mazure:从器件角度来说, FinFET与SOI在未来是可以共存的,并没有取代这么一说,今天随着意法半导体以及GlobalFoundrie在FDSOI上的准备已就绪。
Kengeri :所以我们为客户提供FinFET与FDSOI两种制程,无论客户想继续平面工艺还是进入3D,两者都有自己的独特优势,应该由客户自己选择。
SMD:让我们探讨下7nm和5nm节点,未来被称为高迁移率的FinFET的挑战是什么?
Jammy:工艺永远是变化的,但好在我们知道如何应对变化,其中最主要的是确保我们所走的路线是正确的。现在,我们有将近61种周期表元素进入到芯片设计上,我们未来也许利用锗制作PFET或者三五族化合物制作NFET器件。但潜在的问题是,如何确保低的漏电,如何确保结晶质量,如何获得正确的工具,如何控制污染,控制外延质量等等。所有这些问题基本都是制造问题。另外一点,如果你一旦移动到锗元素上,栅极堆叠、闸极堆叠以及刻蚀等都会成为问题。我们要像剥洋葱一样将所有问题层层剥离,其中大部分并不是无法解决的问题,更多是工程上的挑战。
Kengeri:我们现在已经进入到3D FinFET中,未来我们可不可以做更大的鳍,可不可以有新的材料做前端,但实际上,只有前端是不够的,我们仍要考虑后端缩放,实际上相对于前端,源漏的缩放进程已经放缓了,但我们还是去寻找更新的材料,或者利用空气间隙。
Mazure:锗或者三五族元素都有可能称为FinFET的重要材料,未来我们一定要实现450mm晶圆,而据我所致,现在没有办法在450mm晶圆上批量生长锗,因此外延技术还需要进一步升级。
SMD :对于未来内存市场,您有何感觉?
Jammy:内存市场上3D已经发生了,我们正在远离电子储存,寻找新的电阻特性材料,但问题是如何去处理新材料,物理特性如何?如何转化为有效的集成电路?
SMD:我认为7nm和5nm的节点将需要更多晶圆厂的工艺步骤,对吗?哪些进程将需要的大部分步骤?
Dixit:清理将是非
- 平面型体硅技术仍将是22/20nm节点主流(02-28)
- 联电将加快其20nm制程及FinFET 3D晶体管的发展(07-12)
- 台积电2013年将采用FinFET技术 打造16/10nm制程(09-12)
- 专家:FinFET具发展潜力但也充满风险(04-01)
- FinFET进展超前 台积电不敢稍有松懈(04-16)
- 晶圆厂的FinFET混搭制程竞赛(07-26)