平面型体硅技术仍将是22/20nm节点主流

经过一轮唇枪舌剑之后，大牌芯片厂商们终于对逻辑芯片产品22/20nm节点制程的有关问题达成了较为一致的意见。在刚刚举行的2011年国际固态电路会议 (ISSCC2011)上，IBM,台积电，Globalfoundries等厂商均表示将继续在22/20nm节点制程应用平面结构的体硅晶体管工艺。 换句话说，在22/20nm制程节点，没有哪一家代工大厂会大规模采用FinFET，全耗尽型SOI(FDSOI)或者多栅型晶体管。不过固态电路协会的 另外一位重要成员Intel则继续保持沉默，对其22/20nm节点计划采用哪种技术守口如瓶。

不过，这次会议依然给我们带来了一些惊喜。比如所有的厂商均认同在22/20nm节点会启用铜互联层，超低介电常数互联层电介质(Low-k)以及HKMG栅这三种技术。另外，光刻技术方面，22/20nm节点主要几家芯片厂商也将继续使用基于193nm液浸式光刻系统的双重成像（double patterning）技术。

之所以继续使用193nm液浸式光刻系统，是由于厂商们预计极紫外光刻(EUV)系统在各厂商准备转向22/20nm节点的时间点时发展的还不够成熟.荷兰ASML公司最近才刚刚卖出了一台试产型的EUV光刻机，据称这台光刻机的买主是三星公司。EUV光刻机的产出量仍然很低，而且设备的售价也是天文级数字。

Intel高管Mark Bohr在一次访谈中曾表示："EUV技术还在发展进步，所以现在还没到它发威的时候。"

毫无疑问，将逻辑芯片的制程推进到22/20nm节点是一个挑战。除了需要解决光刻技术，high-k绝缘层技术，功耗等方面的技术问题之外，成本控制和器件的性能一致性也是需要解决的问题。

Bohr认为，原本分离开的芯片设计和芯片制造团队现在必须更紧密地合作，必须抱有"共同改进"的理念，而这种理念必须在研发的早期阶段便开始贯彻执行。

现在Globalfoundries, IBM, Intel，台积电还有三星总算透出了一点有关22/20nm制程的口风.目前，高端芯片厂商制作32/28nm制程产品所用的晶体管结构技术仍然基于传统的体硅和平面型晶体管技术，这种技术已经被厂商使用了多年，大家对这种技术都非常了解，而且使用这种技术制造产品的成本和风险也最小。

不过有人认为要进步到22nm乃至16nm节点，就必须抛弃这种传统的技术，而其可能的继任者则人选颇多，包括FDSOI,FinFET，多栅晶体管，III-V族沟道材料晶体管等等。部分厂商则正在竭力推进其中的一种技术，期望能在下一代晶体管技术的竞赛中取得先机，比如不久前SOI技术联盟便宣称已经在全耗尽型晶体管(FDSOI)技术方面取得了更多进展。该联盟的成员包括ARM,IBM,意法半导体，法国Soitec和CEA-Leti等，他们宣称这项技术可以用在20nm及更高级节点制程的移动或消费类电子设备上。

不过，现在连IBM也承认22/20nm节点的主力仍然是平面型结构的体硅CMOS技术，IBM的高管Ghavam Shahidi在这次会上表示，FDSOI"在22/20nm节点启动时仍准备不足。"

而IBM芯片制造技术联盟中的另一个重要成员三星则最近公布了其20nm制程技术的有关消息，这种制程技术也是基于平面型体硅CMOS。

Globalfoundries主管技术的副总裁Bill Liu也在会上列出了他们在22/20nm节点会采用的几种技术，包括：HKMG栅极，配合双重成像技术的193nm液浸式光刻技术，硅应变技术等等。

另外，正如我们之前所报道的那样，尽管IBM芯片制造技术联盟的成员在32/28nm节点主推基于Gatefirst工艺的HKMG技术，但是到20nm节点，联盟的成员将集体转向Intel主导的gatelast技术。该联盟的成员包括有 AMD,Globalfoundries,三星等厂商，具有讽刺意味的是，这些厂商目前还在竭力宣传gatefirst的优越性。而以Intel和台积电为代表的其它厂商则使用的是gatelast工艺。

另外，Liu还表示22/20nm节点最主要的挑战是功耗控制和光刻技术有关的两大难题，他表示："在22nm节点，光刻技术将成为决定成败的重要因素。因为193nm液浸式光刻技术与双重成像的结合将迫使芯片产商对芯片设计准则设置更多的限制。"

而台积电负责主管20nm制程开发的高管则认为功耗和产品的灵活性是主要的挑战，他说："功耗方面的限制使器件的Vcc电压值不断减小，但是由此则造成了器件性能一致性方面的问题。"