• · 分數型PLL 除法器相關問題詢問(無法懸賞 但我願意付上我所有資產)01-17
• · cadence中如何让电路中某一个模块的symbol不产生内部schematic的netlist01-17
• · 有没有人可以下载到以下书籍01-17
• · cadence spectre 瞬态仿真时间很长，画图出来的时间很短，怎么回事儿01-17
• · PLL开环单位增益带宽与闭环3dB带宽有什么关系？01-17
• · LC振荡器当电感Q值给定了的时候，同一个电路拓扑，单纯的加功耗对相噪有帮助吗01-17
• · 模拟基带电路需要考虑IIP3么01-17
• · 这个bgap文章的公式怎么推出来的？01-17
• · 对于一个N-BIT r-2r DAC，其对电阻匹配精度的要求达到多少01-17
• · 运放的建立过程01-17
• · 双系统win7与RedHat6.5 安装ic514101-17
• · 关于ic5141, mmsim61, calibre2008等的心得分享01-17
• · 还是cadence打印原理图的问题01-17
• · 求测过ADC的大神指导啊01-17
• · PLL的Phase noise 能否用PSS+Pnoise 仿真？01-17
• · 后仿提取电阻不连接01-17
• · IC617字体修改01-17
• · IO电路设计01-17
• · Vds至少要比Vdsat大多少才保险呢？01-17
• · 电池的spice模型，求助01-17
• · TSMC BCD 为何有2种高压管：后缀_mac和不带_mac？01-17
• · 做过Noise Aware PLL Design 的看过来01-17
• · 为何EPROM单元里用一个pmos一个nmos来表示？01-17
• · Flash ADC Preamp 设计问题01-17
• · 130nm工艺，MIM电容失配一般为多少01-17