Vds至少要比Vdsat大多少才保险呢？

Vds-Vdsat越大表明Transistor 离linear region越远。一般可以这么理解， 一般都是在Gate和source形成一个channel，也就是Vgs-Vth>0，Vgd-Vth<0。 这样子的话这个transistor就在saturation region。 如果你Vds-Vdsat<0的话，就是Vgs-Vth>0而且Vgs-Vth>0 就是在Gate和Drain也有有一个channel。这样子就在linear region。至于要多大保险。你可以用monte carlo simulation 测试一下。 mismatch和process variation 会改变Vth。如果Vds-Vdsat 太小的话可能会让transistor在linear region。

难道是ye局 ?

格雷书介绍大概100mV以上吧.
个人觉得工艺和实际电路不同，可能差异比较大。但有电压空间的话，取大点安全

If the transitor appears in the small signal model of an amplifier and is required to contribute to the DC gain of the amplifier, the best Vds is about 2 or 3 times greater than Vov. In my study about 2id/gm methodology, I find the intrinsic gain of a transistor only relates to the L and the ratio K of Vds and Vov (or V* mentioned in EE240 from UCB), and only when the ratio reaches to 2 to 3, there is a certain intrinsic gain of a transistor.
Fig. 1 shows the relationship between the intrinsic gain and the ratio K as well as L, which could prove the above arguments. All data are mesured in TSMC 130nm technology.
Note that the expression of DC gain of a amplifier could convert into the expression of the correspondent intrinsic gain of Mosfets, which could be found in EE214 from stanford.

学习一下

80mV以上

这个值的选取与 Vdd 和 Lmin 也有关系吧。

如果是用在 bias 上, 就看你能接受的輸出電流變異量有多少
因為 vth 在變, vdsat及電流跟著變, gain也就會變
在ADC設計上這很重要

最差工艺角下也得这么大吗?

呵呵。

您好，看到您vds在MOS管作为放大器时的分析，颇受启发。另，想问下，在MOS管工作在亚阈值区的时候，vds大小与什么有关系呢?
期待您的回复！

主要看工艺吧 我原来公司要求像TSMC的最差50mV(MC分析考虑进去).....若是CSMC这样的估计最差100mV是至少的！

这个同意

看你的工艺了一般100mv以上是必须的

来学习的

xuexi ！

学习了～～

请问vds和vdsat的值有没有上限呀，一般不超过多少，例如.18um工艺下，或其他 据您的经验

thank you

>= 200mV

vds应该有上线吧，太大了会不会不行?

学习了

xuexile

一般要看器件的工艺doc，平时在设计的时候在200mV是最保险的，因为在LT（-60度以下）下会减小到100mV，所以平常我们在设计的时候都是保持在200mV左右很保险。

我总结了一下最小大于100mv，大于200最好，是这个意思吧

保证摆幅的同时，大一点好

学习了

了解了

看看回答