• · 已知电路结构应该怎样快速设计电路参数了？01-17
• · 高新能小信号射频器件01-17
• · 谁有virtuoso layout XL 61的快捷键文件？01-17
• · DFE中tap的多少由什么决定的01-17
• · 新手求助关于源简并LNA设计01-17
• · 有没有大神有时间出来接个小活的啊？帮助调电路参数，可直接微信转账哦。01-17
• · VCO的仿真中如何设置才能解决pss不收敛的问题01-17
• · spectre rf中的问题01-17
• · 运放输出接二极管钳位电路后，输出电压波形不正常，求解原因01-17
• · 望各位大神赐教，cadence仿真中下变频混频器跨导级噪声占比差很多是因为什么？01-17
• · 怎么才能精通PLL设计01-17
• · PFD设计01-17
• · ring VCO采用负阻调节有什么缺点01-17
• · 请教－－－一个从事高速、高精度ADC设计的朋友都可能遇到的问题01-17
• · 电流舵DAC版图布局求解01-17
• · 急问！ADC受温度影响大不大？会不会出现某个温度点的性能变差01-17
• · 关于opamp的仿真设计怎么搭建01-17
• · pll仿真需要考虑电源及参考时钟的噪声吗01-17
• · 如何和负压值进行精确比较？01-17
• · PLL中三阶环路滤波器的校准问题~~~01-17
• · 请问如何用ADS产生一个14-port-S-parameter 端口01-17
• · 锁相环中电荷泵（Charge Pump）的电流噪声怎么仿真的01-17
• · 用cadence仿真VCO环路增益01-17
• · 比较器的小信号增益01-17
• · 单位增益缓冲器01-17