• · 请问env错误如何解决！11-06
• · Hotfix_SPB16.30.039_wint_1of1补丁怎么破解啊11-06
• · Allegro 16.2 with metal usage report11-06
• · 看图，15.5只读无法保存？11-06
• · 谁成功用过snake的功能？11-06
• · 求助，更改allegro的工作区域大小！11-06
• · summary drawing report总有Missing connections11-06
• · 设计检查11-06
• · 请问一下，在生成网表时出现这警告是怎么回事啊？11-06
• · 锅仔按键封装报DRC，请教,有图？11-06
• · 关于更新的时候元件会飞掉11-06
• · 如何恢复孤铜11-06
• · 保留孤岛的看法---求证11-06
• · allegro 生成 NC legend后，部分过孔没有figure，可以直接给厂商洗PCB吗11-06
• · 过孔的soldermask层也要比焊盘要大0.1mm吗11-06
• · 更改reference后allegro导入表后怎么不让器件飞掉11-06
• · 大家在做设计的时候有碰到过机械定位孔莫名丢失的吗？11-06
• · capture CIS元件库问题11-06
• · 求助，DXP格式的PCB导入到Cadence，不出现DRC错误。11-06
• · 求解差分线间距问题11-06
• · 生成丝印时元件序号不显示11-06
• · 15.5orcad如何打开多个project11-06
• · 关于create artwork问题11-06
• · 求解I2C时序11-06
• · 求助 用16.3 同一条net上怎么能用多个VIA？11-06