• · 新手求助！concept HDL ~11-06
• · 关于部分过孔盖绿油11-06
• · 请问allegro能够对应着pin批量修改net吗？11-06
• · 如何给plane层定义网路11-06
• · 静态铜变成动态铜之后仍然留有挖的“洞洞”的办法11-06
• · 大家来看看，不知道是不是162/165的BUG！11-06
• · 关于修改正片层中的热风焊盘11-06
• · 请大家帮忙看下这个VIA孔？有点迷糊了11-06
• · 16.X右边的选项面板有没有办法改回和15.X一样啊11-06
• · 求教cadence Allegro16.5原理图怎么另存或者输出为低版本的呀？11-06
• · allegro 都整到16.5了。菜单还是那么老旧，花里胡哨。不实用11-06
• · 布局时如何不显示DEVICE TYPE信息11-06
• · 16.5 s12 升级后破解不成，卸载后不能安装 不知CADENCE还在哪里保留有信息？11-06
• · 请教怎么把15.7的库转成15.5 的库11-06
• · TOP层SHAPE画的铜箔如何打VIA孔到内层呢？11-06
• · 丝印层，生成的光绘文件和设置的显示不同？11-06
• · cadence的symbol摆放问题11-06
• · 2层PCB中PCIe-x1的100欧姆阻抗控制设计11-06
• · 小白关于扇出的问题的请教11-06
• · Text line is outside of the extents.11-06
• · allegro里怎样对整块板子镜像.11-06
• · 管脚不匹配？11-06
• · 封装是加.dra 还是.psm11-06
• · 寻找：SP16.2的 书在哪里有卖吗？11-06
• · cadence中跨页网络号的表示是否可以这样？11-06