微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 大家来看看,不知道是不是162/165的BUG!

大家来看看,不知道是不是162/165的BUG!

时间:10-02 整理:3721RD 点击:

大家来看看,不知道是不是162/165的BUG!
  在负片里面,如BGA的中心位置,BGA内部为3.3V的一个小平面,外围是GND的大平面,用负片灌铜后GND的大平面居然覆盖了3.3V的小平面,无法僻让,当然是有ANTI LINE的,这个不要怀疑?
  在165下也是一样的?不知道是不是的BUG!
以前从来没看到过。

估计应该是设置的问题,其它文件都没有此问题,但就是不知道问题在那里了?!
各位大侠,仗义出手吧 !

顶!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top