微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 小白关于扇出的问题的请教

小白关于扇出的问题的请教

时间:10-02 整理:3721RD 点击:
如下两张图,分别是扇出前后的图。我有两个问题:
1,为什么有很多的管脚没有扇出出来?是不是哪里设置的问题?
2,扇出的有很多引脚出到外面了,我猜可能是约束的引脚和孔的距离的问题,但是里面扇出的那几个孔却又没问题,不过我把外面孔给移进去的话又都是提示距离太近的drc错误,如果是约束的问题,应该怎么改?实在不好意思,因为16.3的约束器实在不会用。
谢谢各位

扇出前


扇出后


扇出前后的图反了,希望大家能教教我

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top