微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请大家帮忙看下这个VIA孔?有点迷糊了

请大家帮忙看下这个VIA孔?有点迷糊了

时间:10-02 整理:3721RD 点击:
请大家帮忙看下如下这个VIA孔,如果内电层负片,能不能连接到内电层?



个人认为:中间层的regular pad为30mil,thermal relief为50 mil,如果我从TOP层连接到VCC层,VCC层为负片形式,那么也就是说我VCC层要挖空50mil,那么这个设置能连接到内电层么?

小弟苦思不解,请指点迷津:::

连不连的上。貌似要看你的flash

Thermal relief 在这个设置里面没有加FLASH,直接设置的是circle 50.00mil 的

可以的

咋连?

如果没有设计flash ,那么在负片层的图形将表现为全连接
所以连是连的上的,但是没有thermal

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top