• · 关于盲孔和制版工艺的问题····11-06
• · refresh flash焊盘问题11-06
• · allegro新手求助11-06
• · 求Cadence 16.5 仿真视频教程11-06
• · 急急急！~~请大侠帮忙处理，安装16.3 ALLEGRO11-06
• · 谁能给一个16.5的license文件（不要16.3改写的）11-06
• · SPB16.5 conceptHDL 破解 BUG11-06
• · 用ORCAD capture CIS建原理，DRC报错，希望大家帮帮忙11-06
• · 请教一下，flash symbol 为什么不能保存？11-06
• · 关于破解。我的ALLEGRO16。5没有LicenseManager文件夹11-06
• · allegro的钻孔文件中怎么区分电镀孔和非电镀的孔啊11-06
• · allegro里怎么做ICT测试点？11-06
• · 关于allegro的scr大家有什么高招，来学几招11-06
• · Cadence16.5做仿真时遇到的问题11-06
• · 帮我看看怎么画断路器符号？谢谢11-06
• · allegro铺铜遇到怪问题！？请各位大侠帮忙，谢谢！11-06
• · 问一个问题,希望得到大家的解答！11-06
• · allegro导入dxf文件11-06
• · 有用过自动布线的高手请教一下。11-06
• · 在Cmgr设置DDR等长中如何体现CLK与DATA、ADDRESS的关系？11-06
• · allegro 怎么设置线宽，走线的时候可以任意修改11-06
• · allegro如何象PADS一样在敷铜区域添加多个VIA11-06
• · DRC提示有错误，但是在allegro中又找不到错误，求高手解答！11-06
• · 走线报错11-06
• · 请问大家都是用自己建的封装库吗？11-06