微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro铺铜遇到怪问题!?请各位大侠帮忙,谢谢!

allegro铺铜遇到怪问题!?请各位大侠帮忙,谢谢!

时间:10-02 整理:3721RD 点击:

板子top层整层铺铜,网络定义为GND 铺完后只显示个框?也就是 out of date shapes


要只铺一半只有部分铜是避让的?


整层铺,不定义网络,是可以完全避让。


急着发板子,望各位高手指点一下。
顺便说下,allegro版本是15.7 我在16.3的版本中铺了试试,是可以铺的。

在顶层分块进行铺带网络的动态铜,结果发现就在下图这个红圈的位置铺不了,铺了就变成out of data shapes 了,一个框!
有哪位大侠遇到过,知道的帮忙解决,万分感谢!

板子很漂亮,运行一下report看看动态铜的报告。
然后将所有层打开,看看是不是有route keepout占着红色的区域了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top