• · 求助，在线等啊~~11-06
• · 请教spb 各版本兼容性问题11-06
• · 能否提供Allegro元器件封装设计中关于各层边框的设计裕量？11-06
• · 有些网络高亮去不掉，如何解决？11-06
• · pcb editor中，fanout时出错啦，求解释····11-06
• · 布线时出现如下drc错误，就解释：11-06
• · pcb editor中net的遇到的两个问题11-06
• · LP Wizard 制作封装的时候错误。11-06
• · PCB过孔沉铜厚度11-06
• · 大家帮忙看看 这是怎么回事11-06
• · 关于抗电边距（anti-pad）的疑问？11-06
• · 大公司库管理碰到的几个小问题11-06
• · 想请教一下，封装名字的字符个数（长度）有限制吗？11-06
• · 格式符号内，怎么才能输入中文11-06
• · allegro添加封装信息问题求教11-06
• · 请问，在同一台电脑安装cadence两个版本 环境变量怎么设置啊11-06
• · Cadence16.5可以打开16.6的文件，这两个版本时兼容的吗？11-06
• · allegro和PADS11-06
• · capture 导第三方网表报错…………11-06
• · Capture中如何查看不同页面之间的同一个网络？11-06
• · 请问pcb交给板厂光绘文件时，outline是怎么确定的？11-06
• · 这个操作起什么作用？11-06
• · 关于四层板通过孔内层数据的设置问题11-06
• · 很奇怪的事 求高人解决11-06
• · ORCAD CAPTURE 到网表出现问题。求助11-06