微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 布线时出现如下drc错误,就解释:

布线时出现如下drc错误,就解释:

时间:10-02 整理:3721RD 点击:
在add via时,出现如下drc错误····


走线和shape 太近了

顶楼上!

LS是线和铜皮的错误.

嘿嘿···知道了,谢谢····

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top