• · 請問同樣的SHAPE，2塊重疊在一起怎麼不會出現DRC呢？11-06
• · 疑惑求助--------区域约束失败11-06
• · allegro 16.3制作元件封装时如何更新焊盘11-06
• · 求助：不能增加叠层11-06
• · 请关差分走线 间距优先级的问题11-06
• · 为什么在pcb design中设置封装的时候，其纸张最多只能设置成6和9呢？11-06
• · 为什么LP Wizard 导出的0603封装打开后是空白的？11-06
• · 请教一个很傻的问题11-06
• · 求高手解答BGA的焊盘为什么要缩小11-06
• · 各位大神，又是新问题，在生成报表清单的时候，弹出如下错误信息，求指教····11-06
• · 问题请教---望各位大神给予帮助11-06
• · 电源分割时候的铜皮直角11-06
• · 铺铜后如何显示shape里的阴影？16.311-06
• · 请教class-class是什么？11-06
• · 谁有16.01的安装软件？11-06
• · 紧急求助：Allegro封装制作遇到的问题11-06
• · 明明是VCC3V3的电源，为什么连接上去的线的名字是GND呢？求解释啊····11-06
• · ORCAD窗口打不开，只有最小化图标的解决办法（转）11-06
• · 如何创建XNET？11-06
• · 有关差分走线时的问题11-06
• · 各位大神，又遇到问题咯！求解决11-06
• · Allegro16.3如何RUN DRC检查结果从那边可以查看？11-06
• · allegro 15.7走线时反应慢问题？11-06
• · allegro 16.3的元器件库如何转换到15.7版本呢？11-06
• · 怎样在Allegro中找到常用元件封装11-06