微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 有关差分走线时的问题

有关差分走线时的问题

时间:10-02 整理:3721RD 点击:
如上,我是通过logic-assign differential pair中来设置差分线的。然后在electrical constraints下面的diffpair values来设置线宽,线距的。
   但是走线时,线宽与线距为什么会是Physical(lines/vias) rule set中的差分对的线宽与线距呢?我记得这个地方的差分对设置是优先级最低的。难道一直是我的理解错误?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top