微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么在pcb design中设置封装的时候,其纸张最多只能设置成6和9呢?

为什么在pcb design中设置封装的时候,其纸张最多只能设置成6和9呢?

时间:10-02 整理:3721RD 点击:
为什么在pcb design中设置封装的时候,其纸张最多只能设置成6和9呢?于博士教程里面左下角绝对坐标是可以设置成(-3,-3)的啊,而且大小中width和length最小也只能设置成9mm,求解释啊····


我知道了,一次不能设置那么小,第二次就可以了,嘿嘿····

这个问题论坛中提到好几次了  你搜搜看

嗯,谢谢···谢谢···

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top