• · 差分线DRC问题11-06
• · 一个文件使用了两种 via，分别为Via02r035, via035r06511-06
• · 请教大家一个问题，我的FPGA封装是在官网下载的，做的封装直接fanout了的11-06
• · 老师们看一下，自己画的封装不显示管脚号是怎么回事？11-06
• · 导入网络表时的错误，请帮忙看一下，一波不平一波又起。11-06
• · cadence网表导入，，求教 11-06
• · 本振信号频点为2064M，板子上其他射频信号在这个频点的功率都比较大是什么原因呢11-06
• · cadence导入网络表出错11-06
• · 在CAM350里为什么看不到椭圆钻孔，以致板厂未开孔？11-06
• · layout走线的 阻抗 设计11-06
• · allegro 用 orcad 导网络表出错11-06
• · 三星原厂S5PV210 原理图及PCB11-06
• · 为什么复制出来的cline，移动到其他的pin上后，显示未连接？11-06
• · 一个星期可以学会8 个DDR layout不11-06
• · 请教大家一个问题，100MHz时钟一般可以允许几个过孔？11-06
• · 请教DRC X/D的错误是怎么产生的，见图11-06
• · 关于bga类的电源芯片11-06
• · 最近LP Wizard出问题了11-06
• · 求教高速板的阻抗匹配11-06
• · 有关铺铜11-06
• · CADENCE HOTFIX 简单问题11-06
• · 在cadence cis capture 中，复制不同工程原理图文件，如何保持元器件编号不变？！11-06
• · 我现在学基础焊盘的时候总是按照IPC的那个软件在做封装，但是如果我离开了这个软件...11-06
• · 怎么删除PCB板上一个元件的一个引脚？11-06
• · CADENCE进行PCB仿真11-06