微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 用 orcad 导网络表出错

allegro 用 orcad 导网络表出错

时间:10-02 整理:3721RD 点击:
我第一次用ORCAD 导网络吧表,选择是第一方,元器件的库路径我已经设置好了,导到allegro的时候出现以下提示


netrev run on Jul 3 8:26:00 2013
   DESIGN NAME : 'HD545X130312HJD'
   PACKAGING ON Nov 17 2009 03:09:43
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
  1 errors detected
No oversight detected
18 warnings detected
cpu time      2:59:16
elapsed time  0:01:46

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top