微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线DRC问题

差分线DRC问题

时间:10-02 整理:3721RD 点击:
问题说明: 线间距设成15mil,差分线耦合间距8mil.DRC报错“L L” 线间距不满足要求。
           请问是什么设置不对吗?似乎线间距的DRC不应该包含差分对的耦合间距的。怎样修改?
           谢谢!

差分线间的最小间距没设吧?

楼上正解

楼上都是正解 疏忽了。

最小差分间距检查下是否设置了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top