微波EDA网,见证研发工程师的成长! 2025年03月21日 星期五
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教DRC X/D的错误是怎么产生的,见图

请教DRC X/D的错误是怎么产生的,见图

时间:10-02 整理:3721RD 点击:
请教DRC X/D的错误是怎么产生的,又怎样消除呢?


加载中...

具体看下drc指的是什么?

XD=Externally Determined Violation
没有碰到过,不大清楚是什么问题

X/D=Externally Determined Violation
就是这个,不知道是怎么产生的,

这个DRC X/D,谁知道的回复下呀,感谢了

小编,你是不是用了allegro中的DFM功能而搞出来的东西?

是skill跑drc产生的,同样可以用skill清除!网上有。

求解

没有哦,
有铜皮挖空的地方出现这种错误

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top