• · PCB板镀铜问题，镀1OZ好还是镀HOZ好11-07
• · FSP功能中如何组对组正确互联？能否设置优先级？11-07
• · allegro skill工具不能用了11-07
• · 哪位大神会导出来bom，能够自动将零件分正反面的~11-07
• · orcad library builder 16.6.62创建DIP封装库管脚没有thermal relief 和 anti pad11-07
• · creat netlist 报错。怎么解决？那么多的重复电源脚，要每个管教都要改吗？11-07
• · orcad capture cis 里的IC分U1A U1B U1C 三个部分，怎么编辑U1？11-07
• · cadence 16.6走线出现断点11-07
• · BGA扇出之后飞线连接问题11-07
• · 移动器件时不显示placebound及silkscreen11-07
• · 请问，差分怎么设置规则，能显示两根线等长。11-07
• · 如何给env中的快捷键代码加备注11-07
• · 设置好的管脚i对，没有显示走线长度11-07
• · ORCAD16.6导出网表错误，怎么解决呢？11-07
• · allegro如何让走线不捕捉格点任意走线？11-07
• · PDN仿真11-07
• · 請教下用anti each 分割create split plane 問題11-07
• · Allegro从八层改到十层，直接在Xsection中加层无反应11-07
• · allegro16.6设置xnet需要执行两次才成功11-07
• · place bound 問題求解11-07
• · allegro 3D step package mapping issue11-07
• · 在哪里能找到allegro所有的command？11-07
• · 命令窗口输入alias出现的快捷键文件在哪11-07
• · 请教下电源分割思路11-07
• · 高速差分过孔挖铜皮11-07