微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > place bound 問題求解

place bound 問題求解

时间:10-02 整理:3721RD 点击:
我在畫 package 時,用了圓形的 place bound , 但在 PCB EDIT 裡為什麼變成方形的啊?, 造成 DRC error

你确定是画了? 通常忘记画place bound,系统才会自动加上一个方形的。

我確認過是有畫 place bound top 的, 只是畫得比 silkscreen top 的圓形小

确定放在的层是正确的?

2楼4楼正解...小编仔细检查..

不会啊,我们圆的就是圆的啊,没有变成方的啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top