• · Cadence PCB 显示问题11-07
• · 关于allegro16.6使用fpm问题求助11-07
• · 请教一下：Allegro中的线和孔都出现Object is read only,怎么处理？11-07
• · 求帮忙看 差分线 走线有没有问题？11-07
• · 飞思卡尔的IMX6Q6，4片DDR3，官方建议T型，一般DDR3不都是fly-by，应该选哪个11-07
• · Allegro 16.6 和 Allegro 17.2 共存11-07
• · Design Entry HDL转Design Entry CIS11-07
• · 在package geomitry/soldermask top层画一根line，是开窗露铜了吗？11-07
• · Orcad原理图疑问11-07
• · 在Allegro 16.6中打开Densign Entry HDL也出错11-07
• · allegro等长设置问题求助11-07
• · capture原理图位号不能重编11-07
• · 差分线在特定区域本身誤差1ps(1*5=5mil)11-07
• · 指定了封装库路径，保存后再进就没有了e11-07
• · 差分线在特定区域内线宽怎么变小区域规则么用11-07
• · 这正常吗？11-07
• · 16.6安装完补丁后会出现starpage关不掉吗11-07
• · 请教如何对板框镜像？11-07
• · add connect功能options自动捕捉pad点选项没有了11-07
• · dynamic shape 到VIA距离无法自动避让出现DRC是什么问题11-07
• · cadence格式怎么转换成AD格式？11-07
• · 出gerber 时 drill art 偏离 ，怎么解？11-07
• · SPB16.6难道停止bugfix了？11-07
• · 出IPC的时候提示的error11-07
• · 为什么我的allegro下拉箭头点一下后，会自动弹回，根本无法选择11-07