微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > dynamic shape 到VIA距离无法自动避让出现DRC是什么问题

dynamic shape 到VIA距离无法自动避让出现DRC是什么问题

时间:10-02 整理:3721RD 点击:
dynamic shape 到VIA距离无法自动避让,已有更新过global dynamic shape parameters.出现DRC是什么问题


移动孔或铜皮试下。

是不是没有按照DRC避让的


有时软件自己计算不出来才报的DRC,不会一直这样的

用Datebase check一下再看看

有时候软件算不好,差那么个0.001,就会报drc。把孔移一下。

谢啦

有设啊~

这个bug是无解的,从15.x有动态铜箔后就有了。偶尔会出现这种情况,有时反复出现~~~

谢啦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top